



SALPHOENIX®1P 系列 FPGA

MIPI 用户手册

上海安路信息科技股份有限公司

UG_1316 (v0.2) 2024 年 7 月

Confidential



目 录

目 录	1
1 SALPHOENIX®1P 系列 FPGA MIPI 模块概述	1
1.1 MIPI 硬核模块功能特性	1
1.2 MIPI 硬核模块功能描述	1
2 MIPI 硬核模块时钟架构	4
2.1 MIPI TX DPLL 架构	4
2.2 MIPI TX 时钟架构	5
2.3 MIPI RX 时钟架构	6
3 MIPI 硬核模块工作模式	8
3.1 MIPI TX 工作模式	9
3.2 MIPI RX 工作模式	14
3.3 LVDS TX 工作模式	20
3.4 LVDS RX 工作模式	25
3.5 LVCMOS 工作模式	34
4 注意事项	36
4.1 LVCMOS 使用限制	36
4.2 LVDS 使用限制	36
4.3 工作模式使用限制	36
4.4 GPLL 输入到硬核的时钟需要走 MLCLK	36
4.5 电源要求	37
版本信息	38
免责声明	38



1 SALPHOENIX®1P 系列 FPGA MIPI 模块概述

SALPHOENIX® 1P（以下简称 PH1P）系列器件中，PH1P35 集成了 2 组 MIPI 硬核模块，支持标准《MIPI Alliance Standard for D-PHY Specification》，版本 2.0。每组 MIPI 硬核模块可以设置为输入或者输出，最大支持 4 Lane，搭配用户逻辑可以配置为串行摄像头接口（Camera Serial Interface, CSI-2）或者串行显示接口（Display Serial Interface, DSI）。

1.1 MIPI 硬核模块功能特性

MIPI 硬核模块具有如下性能特征：

- 支持高速模式（High-Speed, HS）和低功耗模式（Low-Power, LP）动态切换。
- 内部串行收发器支持 1: 8 和 1: 16 模式。
- 低功耗模式（Low-Power, LP）支持双向传输。
- 支持动态 Skew 调节，自动 Skew 校准。
- 输入输出电气参数可编程配置。

除了用于 MIPI 模式，MIPI 硬核模块还可配置为 LVCMOS 和 LVDS 模式，使得使用方式更为灵活和丰富。

1.2 MIPI 硬核模块功能描述

PH1P 系列 FPGA 的 MIPI 硬核模块，是一种包含了 TX 和 RX 在内的混合结构物理层，单对信号线的结构示意图如下所示。




图 1-1 MIPI 硬核模块简化功能框图

PH1P 系列 FPGA 的 MIPI TX 基础功能单元有：

1) LS_TX

用于 MIPI 模式的 LP 数据发送。

2) LP_RX

用于 MIPI 模式的 LP 数据接收，所有的数据 Lane 都集成了 LP_RX 功能，通道 0 线序可以与其他通



道任意交换。

3) HS_TX

用于 MIPI 模式的 HS 数据发送和 LVDS 模式数据发送，HS_TX 单元可以实现 Data Lane 8:1 和 16:1 并串转换。

4) DPLL

数字锁相环 (Digital Phase-Locked Loop, DPLL)，用于提供 MIPI 模式 HS 数据发送和 LVDS 模式数据发送所需要的高速串行时钟。

5) Clock Control

用于 MIPI 模式 HS 数据发送和 LVDS 模式数据发送所有的时钟控制。

6) Tx Lane Control

用于所有模式下 MIPI TX 数据和时钟 Lane 的控制。

PH1P 系列 FPGA 的 MIPI RX 基础功能单元有：

1) LS_RX

用于 MIPI 模式 LP 数据接收和 LVCMOS 模式数据接收。

2) LP_TX

用于 MIPI 模式 LP 数据发送，所有的数据 Lane 都集成了 LP_TX 功能，通道 0 线序可以与其他通道任意交换。

3) HS_RX

用于 MIPI 模式 HS 数据接收和 LVDS 模式数据接收，HS_RX 单元可以实现 Data Lane 1:8 和 1:16 串并转换。

4) RT

用于 MIPI HS 模式和 LVDS 模式输入终端电阻控制

5) Clock Control

用于 MIPI 模式 HS 数据接收和 LVDS 模式数据接收所有的时钟控制。

6) Rx Lane Control

用于所有模式下 MIPI RX 数据和时钟 Lane 的控制。

2 MIPI 硬核模块时钟架构

2.1 MIPI TX DPLL 架构

MIPI TX 硬核模块内置了数字锁相环 (Digital Phase-Locked Loop, DPLL)，用于生成 HS_TX 所需要的高速串行时钟，DPLL 的结构框图如下图所示。输入的参考时钟 `dpll_ref_clk` 频率范围是 50MHz~1250MHz，VCO 的频率范围是 1.25GHz~2.5GHz。

DPLL VCO 的频率计算如下，其中 f_{vco} 是 VCO 输出时钟频率， f_{ref_clk} 是输入参考时钟频率， $multi_ratio$ 是倍频系数，其值等于 `dpll_multi_ratio`。

$$\begin{cases} f_{vco} = f_{ref_clk} * (multi_ratio + 1) \\ 50MHz \leq f_{ref_clk} \leq 1250MHz \\ 1.25GHz \leq f_{vco} \leq 2.5GHz \end{cases}$$

DPLL 输出的时钟频率计算如下，其中 f_{dpll} 是 DPLL 最终输出的时钟频率， div_ratio 是分频系数，其值等于 `dpll_div_ratio`。

$$f_{dpll} = \frac{f_{vco}}{(div_ratio + 1) * 2} = \frac{f_{ref_clk} * (multi_ratio + 1)}{(div_ratio + 1) * 2}$$




图 2-1 PLL 结构框图

DPLL 还支持旁路内部 VCO，当 `dpll_vco_bypass_n` 为 0 时，VCO 被旁路，DPLL 输入的参考时钟替代原本 VCO 的输出，此时 DPLL 输出的时钟频率计算如下：

$$f_{dpll} = \frac{f_{ref_clk}}{(div_ratio + 1) * 2}$$

由于 MIPI TX HS 输出采用双沿输出，因此 HS_TX 的线速率是 DPLL 输出时钟频率的 2 倍，即：

$$line_rate = 2 * f_{dpll}$$



2.2 MIPI TX 时钟架构

MIPI TX 硬核的内部的时钟架构如图 2-2 所示，LS_TX 和 LP_RX 是无时钟路径，LS_TX 和 LP_RX 通过一些控制逻辑直连到 IO 端口。HS_TX 内置了 8:1/16:1 并串转换器，用于将 fabric 输入的并行数据转换为串行数据。

为了达到了更高的数据发送速率，MIPI TX 内置了 DPLL，用于生成 HS_TX 工作所需要的高速串行时钟，然后通过一个分频器 Divider 生成并行数据时钟 div4_8_clk，同时 div4_8_clk 并行数据时钟也会输出到外部作为用户时钟。

MIPI TX 还会额外提供一个时钟 div5_10_clk，这个时钟是高速串行时钟的 5 分频或者 10 分频，当需要将 HS_TX 的并串转换比从 8:1/16:1 提升到 10:1/20:1 的时候，可以在 fabric 中通过软逻辑实现 10bit/20bit 数据转 8bit/16bit，此时可以使用 div5_10_clk 作为 10bit/20bit 数据时钟。div4_8_clk 和 div5_10_clk 都是同一个高速时钟分频得到，因此两者是同源的，div4_8_clk 和 div5_10_clk 时钟频率计算如下：

当并串转换比为 8:1 时：

$$\begin{aligned}f_{div4_8_clk} &= f_{dpll}/4 \\f_{div5_10_clk} &= f_{dpll}/5\end{aligned}$$

当并串转换比为 16:1 时：

$$\begin{aligned}f_{div4_8_clk} &= f_{dpll}/8 \\f_{div5_10_clk} &= f_{dpll}/10\end{aligned}$$




图 2-2 MIPI TX 时钟架构

2.3 MIPI RX 时钟架构

MIPI RX 硬核的内部的时钟架构如下图所示，LS_RX 和 LP_TX 是无时钟路径，LS_RX 和 LP_TX 通过一些控制逻辑直连到 IO 端口。HS_RX 内置了 1:8/1:16 并串转换器，用于将 IO 端口输入的串行数据转换为并行数据。

高速串行数据采样时钟 serial clock 来源有两种：

- (1) 一种是时钟 Lane 输入的时钟信号经过接收之后直接作为采样时钟，适用于时钟速率和数据速率相等的情况。
- (2) 另一种是通过 fabric 内部给定一个时钟作为采样时钟，适用于时钟速率和数据速率存在倍率关系的情况，通过 FPGA 内部 GPLL 进行倍频作为采样时钟。

MIPI RX 还会额外提供一个时钟 div5_10_clk，这个时钟是高速串行时钟的 5 分频或者 10 分频，当需要将 HS_RX 的串并转换比从 1:8/1:16 提升到 1:10/1:20 的时候，可以在 fabric 中通过软逻辑实现 8bit/16bit 数据转 10bit/20bit，此时可以使用 div5_10_clk 作为 10bit/20bit 数据时钟。div4_8_clk 和 div5_10_clk 都是同一个高速时钟分频得到，因此两者是同源的。




图 2-3 MIPI RX 时钟架构

3 MIPI 硬核模块工作模式

PH1P 系列 FPGA 的 MIPI 硬核模块在实现 MIPI DPHY 的基础上还可以复用为 LVDS 工作模式和 LVCMOS 工作模式，为了保证各个模式下使用的独立性，在物理层原语（Physical Primitive）上抽象出了 5 个逻辑原语（Logic Primitive），包括：

MIPI TX 工作模式（PH1P_LOGIC_DPHY_MIPI_TX）。

LVDS TX 工作模式（PH1P_LOGIC_DPHY_LVDS_TX）。

LVCMOS 工作模式（PH1P_LOGIC_DPHY_LVCMOS）。

MIPI RX 工作模式（PH1P_LOGIC_DPHY_MIPI_RX）。

LVDS RX 工作模式（PH1P_LOGIC_DPHY_LVDS_RX）。

框图如下图所示，在实际使用和调用时，直接例化逻辑原语就可以使 MIPI 硬核模块工作在相应的模式下，逻辑原语里面根据工作模式对 MIPI 硬核进行配置和端口重映射，当前工作模式下不相关的端口和控制信号会进行隐藏，只保留和当前工作模式相关的信号，降低使用复杂度。




图 3-1 MIPI 硬核模块工作模式框图

3.1 MIPI TX 工作模式

MIPI TX 工作模式下，所有的功能模块均处于工作状态，如下图所示。




图 3-2 MIPI TX 工作模式框图

在 MIPI TX 工作模式下，除了时钟 Lane 之外，所有的数据 Lane 都支持 LP 反向传输，即 LP_RX。因此数据 Lane 可以实现线序任意交换，数据 Lane 的 LP 和 HS 的控制框图如下图所示，LP_TX 有一个使能控制端口用于控制 LP_TX 是否生效，LP_RX 一直处于有效状态，无使能控制端口。




图 3-3 MIPI TX 数据 Lane LP HS 控制框图

MIPI TX 工作模式下，HS_TX、LP_TX 和 LP_RX 三种工作状态控制信号的真值表如下表所示。因为



LP_RX 始终处于使能状态，因此不受其他控制信号的影响。

表 3-1 MIPI TX 工作状态真值表

工作状态	HS_TX	LP_TX	LP_RX
i_l*_lp_tx_en/i_ck_lp_tx_en	1'b0	1'b1	don't care
i_l*_hs_tx_en/i_ck_hs_tx_en	1'b1	1'b0	don't care

MIPI TX 的 LP 和 HS 的控制时序如图 3-4 所示，当 lp_tx_en 为高时，MIPI TX 输出处于 LP 状态，当 hs_tx_en 为高时，MIPI TX 输出处于 HS 状态，lp_tx_en 和 hs_tx_en 互为互斥状态，同一时间只能有一个控制信号有效。当 MIPI TX 输出处于 HS 状态时，由于 HS 的信号幅值低于 LP 高电平阈值，因此 LP_RX 输出为低电平。




图 3-4 MIPI TX LP 与 HS 控制时序

P2S 串并转换器将输入的并行数据转换为串行数据发送出去，支持 8:1 和 16:1 两种串并转换比。

当 HS_P2S_RATIO 设置为"8:1"时，P2S 工作在 8:1 模式下，输入并行数据低八位有效，同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 4 分频，发送方式采用低位先发，如下图所示。




图 3-5 MIPI HS TX 8bit 发送顺序

HS_P2S_RATIO 设置为"16:1"时，P2S 工作在 16:1 模式下，输入的 16 位并行数据全部有效，同时输



出时钟 o_fabric_div4_8_clk 是串行时钟的 8 分频，发送方式采用低位先发，如下图所示。




图 3-6 MIPI HS TX 16bit 发送顺序

时钟 Lane 在设计时采用了和数据 Lane 同样的方式，方便实现输出不同速率的时钟，对于 MIPI 模式来说，时钟 Lane 的速率和数据 Lane 速率相同，为了得到正确的时钟频率，时钟 Lane 处于 HS_TX 时，i_ck_hs_tx_data 可以输入一个固定数据 16'b1010_1010_1010_1010。

MIPI TX 工作模式的时钟架构如下图所示，其中灰色部分表示在该工作模式下没有被使用，在逻辑原语中被隐藏，需要注意的是：

- (1) HS_TX 输入的并行数据 i_l*hs_tx_data 和 i_ck_hs_tx_data 都是工作在 o_fabric_div4_8_clk 时钟域下，因此 HS_TX 数据需要在该时钟域下生成。
- (2) 为了提高输入到 DPLL 的参考时钟质量，GPLL 输出的时钟需要经过 MLCLK 再给到 PLL 作为参考时钟。




图 3-7 MIPI TX 工作模式时钟架构

MIPI TX 模式下静态配置参数如下表所示，其中带*号表示数据 Lane 0~3。



表 3-2 MIPI TX 静态配置参数

参数	可选值	默认值	说明
DPHY_TX_LOCATION	"DPHY0" "DPHY1"	"DPHY0"	MIPI 硬核模块的位置选择
HS_OUTPUT_IMPEDANCE	"70ohm" "64ohm" "58ohm" "54ohm" "50ohm" "47ohm" "44ohm" "41ohm"	"50ohm"	MIPI HS_TX 阻抗控制，作用于所有的数据 Lane 和时钟 Lane
HS_P2S_RATIO	"8:1" "16:1"	"8:1"	MIPI HS_TX 并串转换比设置，作用于所有的数据 Lane 和时钟 Lane
HS_OUTPUT_VOD	"175mV" "187.5mV" "200mV" "212.5mV" "225mV" "237.5mV" "250mV"	"200mV"	MIPI HS_TX 差模摆幅控制，作用于所有的数据 Lane 和时钟 Lane
CK_LP_OUTPUT_IMPEDANCE	"110ohm" "130ohm" "160ohm" "200ohm"	"110ohm"	时钟 Lane LP_TX 输出阻抗控制，同时作用于时钟 Lane 的 P 端和 N 端
CK_LP_OUTPUT_SLEW_RATE	"SLOW" "MEDIUM" "FAST"	"SLOW"	时钟 Lane LP_TX 输出转换速率控制，同时作用于时钟 Lane 的 P 端和 N 端
CK_HS_DE_EMPHASIS	"0dB" "1.5dB" "3dB" "4.5dB" "7dB"	"0dB"	时钟 Lane HS_TX 去加重控制
L*_LP_OUTPUT_IMPEDANCE	"110ohm" "130ohm" "160ohm" "200ohm"	"110ohm"	数据 Lane LP_TX 输出阻抗控制，同时作用于数据 Lane0 的 P 端和 N 端
L*_LP_OUTPUT_SLEW_RATE	"SLOW" "MEDIUM" "FAST"	"SLOW"	数据 Lane LP_TX 输出转换速率控制，同时作用于数据 Lane0 的 P 端和 N 端
L*_HS_DE_EMPHASIS	"0dB" "1.5dB" "3dB"	"0dB"	数据 Lane HS_TX 去加重控制



参数	可选值	默认值	说明
	"4.5dB" "7dB"		

MIPI TX 模式下用户接口信号如下表所示，其中带*号表示数据 Lane 0~3。

表 3-3 MIPI TX 用户接口信号

接口名称	方向	描述
io_clk_pad_n io_clk_pad_p io_data_pad_n[3:0] io_data_pad_p[3:0]	inout	MIPI IO 端口，包括时钟 Lane 和数据 Lane
i_phy_dp11_ref_clk	in	dp11 输入参考时钟，频率范围 50MHz~1250MHz
i_phy_dp11_rst_n	in	dp11 复位信号，低电平有效
i_phy_dp11_pwrn_n	in	dp11 断电信号，低电平有效
i_phy_dp11_vco_bypass_n	in	dp11 vco 旁路使能信号，低电平有效
i_phy_dp11_multi_ratio[6:0]	in	dp11 倍频系数
i_phy_dp11_div_ratio[5:0]	in	dp11 分频系数
o_phy_dp11_locked	out	dp11 锁定指示信号，高电平有效
o_fabric_div4_8_clk	out	输出用户时钟
i_phy_rst_n	in	硬核复位信号，低电平有效
i_ck_lp_tx_en	in	时钟 Lane LP_TX 使能，高电平有效
i_ck_lp_tx_p	in	时钟 Lane LP_TX P 端数据输入
i_ck_lp_tx_n	in	时钟 Lane LP_TX N 端数据输入
i_ck_hs_tx_en	in	时钟 Lane HS_TX 使能，高电平有效
i_ck_hs_odelay_value[3:0]	in	时钟 Lane HS_TX 输出延时设置
i_ck_hs_tx_data[15:0]	in	时钟 Lane HS_TX 并行数据输入
i_l*_lp_tx_en	in	数据 Lane LP_TX 使能，高电平有效
i_l*_lp_tx_p	in	数据 Lane LP_TX P 端数据输入
i_l*_lp_tx_n	in	数据 Lane LP_TX N 端数据输入
o_l*_lp_rx_p	out	数据 Lane LP_RX P 端数据输出
o_l*_lp_rx_n	out	数据 Lane LP_RX N 端数据输出
i_l*_hs_tx_en	in	数据 Lane HS_TX 使能，高电平有效
i_l*_hs_odelay_value[3:0]	in	数据 Lane HS_TX 输出延时设置
i_l*_hs_tx_data[15:0]	in	数据 Lane HS_TX 并行数据输入

3.2 MIPI RX 工作模式

MIPI RX 工作模式下，所有的功能模块均处于工作状态，如下图所示。




图 3-8 MIPI RX 工作模式框图

在 MIPI RX 工作模式下，除了时钟 Lane 之外，所有的数据 Lane 都支持 LP 反向传输，即 LP_TX。因此数据 Lane 可以实现线序任意交换，数据 Lane 的 LP 和 HS 的控制框图如下图所示，LP_TX、LP_RX 和 HS_RX 都有一个使能控制端口用于控制是否生效，hs_terminator_sel 用于控制 HS_RX 终端电阻。




图 3-9 MIPI RX 数据 Lane LP HS 控制框图

MIPI RX 工作模式下，HS_RX、LP_TX 和 LP_RX 三种工作状态下相关控制信号的真值表如下表所示。



表 3-4 MIPI RX 工作状态真值表

工作状态	HS_RX	LP_TX	LP_RX
i_l*_hs_rx_en/i_ck_hs_rx_en	1'b1	1'b0	1'b0
i_l*_hs_terminator_sel/i_ck_hs_terminator_sel	2'b00	2'b11	2'b11
i_l*_lp_rx_en/i_ck_lp_rx_en	1'b0	1'b0	1'b1
i_l*_lp_tx_en	1'b0	1'b1	1'b0

MIPI RX 的 LP 和 HS 的控制时序如下图所示, 当 lp_tx_en 为高时, MIPI RX 处于 LP_TX 状态, 当 hs_rx_en 为高时, MIPI RX 处于 HS_RX 状态, 当 lp_rx_en 为高时, MIPI RX 处于 LP_RX 状态, lp_tx_en、lp_rx_en 和 hs_rx_en 互为互斥状态, 同一时间只能有一个控制信号有效。




图 3-10 MIPI RX LP 与 HS 控制时序

MIPI RX 工作模式的时钟架构如图 3-13 所示, 其中灰色部分表示在该工作模式下没有被使用, 在逻辑原语中被隐藏。

S2P 串并转换器将输入的串行数据转换为并行数据输出到 fabric, 支持 1:8 和 1:16 两种串并转换比。

当 HS_S2P_RATIO 设置为"1:8"时, S2P 工作在 1:8 模式下, 输出并行数据低八位有效, 同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 4 分频, 数据顺序是低位先收, 如下图所示。




图 3-11 MIPI HS RX 8bit 接收顺序

HS_S2P_RATIO 设置为"1:16"时, S2P 工作在 1:16 模式下, 输出的 16 位并行数据全部有效同时输出。时钟 o_fabric_div4_8_clk 是串行时钟的 8 分频, 数据顺序是低位先收, 如下图所示。




图 3-12 MIPI HS RX 16bit 接收顺序

需要注意的是, HS_RX 输出的并行数据 o_l*_hs_rx_data 和 o_l*_hs_rx_slave_data 都是工作在 o_fabric_div4_8_clk 时钟域下, 因此 HS_RX 数据需要在该时钟域接收并处理。



参数	可选值	默认值	说明
	"6dB" "7.5dB"		
L*_HS_SLAVE_DESER_CLK_OFFSET	"0ps" "16ps" "32ps" "48ps"	"16ps"	数据 Lane SLAVE S2P 串并转换器采样时钟偏移设置, 详情见 2.4 章节
L*_HS_EQUALIZER	"0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB" "9dB" "10.5dB"	"0dB"	数据 Lane HS_RX 均衡器控制
L*_HS_VGA_GAIN	"-3dB" "-1.5dB" "0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB"	"7.5dB"	数据 Lane HS_RX 增益控制

MIPI RX 模式下用户接口信号如下表所示, 其中带*号表示数据 Lane 0~3。

表 3-6 MIPI RX 用户接口信号

接口名称	方向	描述
io_clk_pad_n io_clk_pad_p io_data_pad_n[3:0] io_data_pad_p[3:0]	inout	MIPI IO 端口, 包括时钟 Lane 和数据 Lane
o_fabric_div4_8_clk	out	输出用户时钟
i_phy_rst_n	in	硬核复位信号, 低电平有效
i_ck_lp_rx_en	in	时钟 Lane LP_RX 使能, 高电平有效
o_ck_lp_rx_p	out	时钟 Lane LP_RX P 端数据输出
o_ck_lp_rx_n	out	时钟 Lane LP_RX N 端数据输出
i_ck_hs_rx_en	in	时钟 Lane HS_RX 使能, 高电平有效
i_ck_hs_terminator_sel[1:0]	in	时钟 Lane HS_RX 终端电阻控制 HS_RX 时设为 2'b00, LP 状态设为 2'b11
i_ck_hs_idelay_en	in	时钟 Lane HS_RX 输入延时使能, 高电平有效
i_ck_hs_idelay_value[5:0]	in	时钟 Lane HS_RX 输入延时设置
i_l*_lp_rx_en	in	数据 Lane LP_RX 使能, 高电平有效



接口名称	方向	描述
i_l*_lp_tx_en	in	数据 Lane LP_TX 使能，高电平有效
o_l*_lp_rx_p	out	数据 Lane LP_RX P 端数据输出
o_l*_lp_rx_n	out	数据 Lane LP_RX N 端数据输出
i_l*_lp_tx_p	in	数据 Lane LP_TX P 端数据输入
i_l*_lp_tx_n	in	数据 Lane LP_TX N 端数据输入
i_l*_hs_rx_en	in	数据 Lane HS_RX 使能，高电平有效
i_l*_hs_terminator_sel[1:0]	in	数据 Lane HS_RX 终端电阻控制 HS_RX 时设为 2'b00，LP 状态设为 2'b11
i_l*_hs_slave_deser_clk_en	in	数据 Lane SLAVE S2P 串并转换器时钟使能信号，高电平有效
i_l*_hs_idelay_en	in	数据 Lane HS_RX 输入延时使能，高电平有效
i_l*_hs_idelay_value[5:0]	in	数据 Lane HS_RX 输入延时设置
o_l*_hs_rx_data[15:0]	out	数据 Lane HS_RX 并行数据输出
o_l*_hs_rx_slave_data[15:0]	out	数据 Lane HS_RX SLAVE 串并转换器并行数据输出

3.3 LVDS TX 工作模式

LVDS TX 工作模式下，HS_TX 处于工作状态，如下图所示。




图 3-14 LVDS TX 工作模式框图

LVDS TX 工作模式的时钟架构如图 3-17 所示，其中灰色部分表示在该工作模式下没有被使用，在逻辑原语中被隐藏。

P2S 串并转换器将输入的并行数据转换为串行数据发送出去，支持 8:1 和 16:1 两种并串转换比。当 P2S_RATIO 设置为"8:1"时，P2S 工作在 8:1 模式下，输入并行数据低八位有效，同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 4 分频，发送方式采用低位先发，如下图所示。




图 3-15 LVDS TX 8bit 发送顺序

P2S_RATIO 设置为"16:1"时，P2S 工作在 16:1 模式下，输入的 16 位并行数据全部有效，同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 8 分频，发送方式采用低位先发，如下图所示。




图 3-16 LVDS TX 16bit 发送顺序

时钟 Lane 在设计时采用了和数据 Lane 同样的方式，方便实现输出不同速率的时钟，对于 LVDS 模式来说，时钟 Lane 的速率和数据 Lane 速率存在多种比例关系，为了得到正确的时钟频率，可以根据时钟 Lane 和数据 Lane 的速率比例关系来设定时钟 Lane 输入的并行数据。如果时钟 Lane 的速率和数据 Lane 速率是 1:8 的关系，那么时钟 Lane 并行数据输入 `i_ck_tx_data` 可以输入一个固定数据 `16'b0000_1111_0000_1111`。

需要注意的是，HS_TX 输入的并行数据 `i_l*_tx_data` 和 `i_ck_tx_data` 都是工作在 `o_fabric_div4_8_clk` 时钟域下，因此 HS_TX 数据需要在该时钟域下生成。




图 3-17 LVDS TX 工作模式时钟架构

LVDS TX 工作模式下还会额外提供一个时钟 `o_fabric_div5_10_clk`，这个时钟是高速串行时钟的 5

分频或者 10 分频, 当需要将 HS_TX 的并串转换比从 8:1/16:1 提升到 10:1/20:1 的时候, 可以在 fabric 中通过软逻辑实现 10bit/20bit 数据转 8bit/16bit, 如图 3-18 所示。此时可以使用 o_fabric_div5_10_clk 作为 10bit/20bit 数据时钟。o_fabric_div5_10_clk 和 o_fabric_div4_8_clk 都是同一个高速时钟分频得到, 因此两者是同源的, 不会有频差, 使得 fifo 两侧不会出现速率不匹配的情况。




图 3-18 LVDS TX 10B/20B 框图

为了提高输入到 DPLL 的参考时钟质量，GPLL 输出的时钟需要经过 MLCLK 再给到 DPLL 作为参考时钟。

LVDS TX 模式下静态配置参数如下表所示，其中带*号表示数据 Lane 0~3。

表 3-7 LVDS TX 静态配置参数

参数	可选值	默认值	说明
DPHY_TX_LOCATION	"DPHY0" "DPHY1"	"DPHY0"	MIPI 硬核模块的位置选择
P2S_RATIO	"8:1" "16:1"	"8:1"	LVDS 并串转换比设置，作用于所有的 Lane
LVDS_OUTPUT_VCM	"0.7v" "0.75v" "0.8v" "0.9v" "1v" "1.1v" "1.2v" "1.3v"	"0.7v"	LVDS 输出共模设置，作用于所有的 Lane
LVDS_EXTRA_VOD_GAIN	"EANBLE"	"DISABLE"	LVDS 输出差模摆幅额外增益



参数	可选值	默认值	说明
	"DISABLE"		
LVDS_OVER_CURRENT_PROTECT	"ENABLE" "DISABLE"	"DISABLE"	LVDS 输出过流保护(保留, 使用默认值)
CK_DE_EMPHASIS	"0dB" "-5dB"	"0dB"	时钟 Lane 去加重控制
CK_LVDS_OUTPUT_VOD	"2.5mA" "3mA" "3.5mA" "4mA" "4.5mA" "5mA" "5.5mA" "6mA"	"3.5mA"	时钟 Lane 差模摆幅控制
L*_DE_EMPHASIS	"0dB" "-5dB"	"0dB"	数据 Lane 去加重控制
L*_LVDS_OUTPUT_VOD	"2.5mA" "3mA" "3.5mA" "4mA" "4.5mA" "5mA" "5.5mA" "6mA"	"3.5mA"	数据 Lane 差模摆幅控制

LVDS TX 模式下用户接口信号如下表所示, 其中带*号表示数据 Lane 0~3。

表 3-8 LVDS TX 用户接口信号

接口名称	方向	描述
io_clk_pad_n io_clk_pad_p io_data_pad_n[3:0] io_data_pad_p[3:0]	inout	MIPI IO 端口, 包括时钟 Lane 和数据 Lane
i_phy_dp11_ref_clk	in	dp11 输入参考时钟, 频率范围 50MHz~1250MHz
i_phy_dp11_rst_n	in	dp11 复位信号, 低电平有效
i_phy_dp11_pwrn_n	in	dp11 断电信号, 低电平有效
i_phy_dp11_vco_bypass_n	in	dp11 vco 旁路使能信号, 低电平有效
i_phy_dp11_multi_ratio[6:0]	in	dp11 倍频系数
i_phy_dp11_div_ratio[5:0]	in	dp11 分频系数
o_phy_dp11_locked	out	dp11 锁定指示信号, 高电平有效
o_fabric_div4_8_clk	out	输出用户时钟
o_fabric_div5_10_clk	out	输出用户时钟
i_phy_rst_n	in	硬核复位信号, 低电平有效



接口名称	方向	描述
i_ck_tx_en	in	时钟 Lane 发送使能，高电平有效
i_ck_odelay_value[3:0]	in	时钟 Lane 输出延时设置
i_ck_tx_data[15:0]	in	时钟 Lane 并行数据输入
i_l*_tx_en	in	数据 Lane 发送使能，高电平有效
i_l*_odelay_value[3:0]	in	数据 Lane 输出延时设置
i_l*_tx_data[15:0]	in	数据 Lane 并行数据输入

3.4 LVDS RX 工作模式

LVDS RX 工作模式下，HS_RX 处于工作状态，如下图所示。




图 3-19 LVDS RX 工作模式框图

LVSD RX 工作模式的时钟架构如下图所示，其中灰色部分表示在该工作模式下没有被使用，在逻辑原语中被隐藏。




图 3-20 LVDS RX 时钟架构

S2P 串并转换器件输入的高速串行数据转换为并行数据输出到 fabric，支持 1:8 和 1:16 两种串并

转换比。

当 S2P_RATIO 设置为"1:8"时, S2P 工作在 1:8 模式下, 输出并行数据第八位有效, 同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 4 分频, 数据顺序是低位先收, 如下图所示。




图 3-21 LVDS RX 8bit 接收顺序

当 S2P_RATIO 设置为"1:16"时, S2P 工作在 1:16 模式下, 输出的 16 位并行数据全部有效, 同时输出时钟 o_fabric_div4_8_clk 是串行时钟的 8 分频, 数据顺序是低位先收, 如下图所示。




图 3-22 LVDS RX 16bit 接收顺序

需要注意的是, HS_RX 输出的并行数据 o_l*_rx_data 和 o_l*_rx_slave_data 都是工作在 o_fabric_div4_8_clk 时钟域下, 因此 HS_RX 数据需要在该时钟域接收并处理。

LVDS RX 工作模式下还会额外提供一个时钟 o_fabric_div5_10_clk, 这个时钟是高速串行时钟的 5 分频或者 10 分频, 当需要将 HS_RX 的串并转换比从 1:8/1:16 提升到 1:10/1:20 的时候, 可以在 fabric 中通过软逻辑实现 8bit/16bit 数据转 10bit/20bit, 如图 3-23 所示。此时可以使用 o_fabric_div5_10clk 作为 10bit/20bit 数据时钟。o_fabric_div5_10_clk 和 o_fabric_div4_8_clk 都是同一个高速时钟分频得到, 因此两者是同源, 不会有频差, 在用 fifo 时两侧不会出现速率不匹配的情况。




图 3-23 LVDS RX 10B/20B 时钟框图

在 LVDS 源同步应用中，时钟和数据的速率关系有两种情况：

- (1) 时钟速率和数据速率相等，这种情况可以直接使用伴随时钟作为采样时钟。
- (2) 时钟速率和数据速率存在倍率关系，这种情况伴随时钟不能直接作为采样时钟，需要先通过 GPLL 倍频得到和数据速率相等的采样时钟，然后进行采样。

针对第二种情况，LVDS RX 工作模式支持将时钟 Lane 接收到的时钟输出到 GPLL 作为参考时钟，然后 GPLL 输出倍频后的时钟再给到 LVDS RX 作为串行采样时钟，如下图所示。通过将 SAMPLE_CLOCK_SEL 参数选择为"PLL"就可以将采样时钟切换为外部 GPLL 输入的时钟。

需要注意的是：GPLL 输出到 LVDS RX 的采样时钟频率一般比较高，必需要走 MLCLK 才能保证时钟路径尽可能短，否则会使得时钟质量下降，导致采样异常。




图 3-24 LVDS RX 采样时钟来源于 GPLL

为此，在 LVDS RX 的工作模式中，存在 4 种时钟应用架构类型：

(1) 时钟速率和数据速率相同，采样时钟来源于伴随时钟，接收数据位宽为 8bit/16bit，如下图所示。




图 3-25 LVDS RX 应用架构 1

(2) 时钟速率和数据速率相同，采样时钟来源于伴随时钟，接收数据位宽为 10bit/20bit，如下图所示。




图 3-26 LVDS RX 应用架构 2

(3) 时钟速率和数据速率不同, 采样时钟来源于 **GPLL**, 接收数据位宽为 8bit/16bit, 如下图所示。




图 3-27 LVDS RX 应用架构 3

(4) 时钟速率和数据速率不同，采样时钟来源于 GPLL，接收数据位宽为 10bit/20bit，如下图所示。




图 3-28 LVDS RX 应用架构 4

在 LVDS RX 工作模式下，要求输入信号的共模低于 330mV，对于输入共模低于 330mV 的信号，CK_INTERNAL_AC_CAP_ENABLE/L*_INTERNAL_AC_CAP_ENABLE 设置为"DISABLE"，内部端接电阻设置参数 CK_TERMINATOR/L*_TERMINATOR 设置为"DC100ohm"。

对于 LVDS 信号共模大于 330mV 的，为了保证数据接收正常，需要采用电容耦合，有两种实现方式：

(1) 在 IO 外部进行电容耦合，在芯片内部旁路电容耦合，CK_INTERNAL_AC_CAP_ENABLE/L*_INTERNAL_AC_CAP_ENABLE 设置为"DISABLE"，内部端接电阻设置参数 CK_TERMINATOR/L*_TERMINATOR 设置为"AC100ohm"，共模补偿 CK_VCM_COMPENSATION/L*_VCM_COMPENSATION 设置为"ENABLE"。

(2) 在 IO 外部不加电容，在芯片内部进行电容耦合，CK_INTERNAL_AC_CAP_ENABLE/L*_INTERNAL_AC_CAP_ENABLE 设置为"ENABLE"，内部端接电阻设置参数 CK_TERMINATOR/L*_TERMINATOR 设置为"DC100ohm"，共模补偿 CK_VCM_COMPENSATION/L*_VCM_COMPENSATION 设置为"DISABLE"。

表 3-9 LVDS RX 输入耦合设置

输入信号共模	大于 330mV		小于 330mV
	外部电容耦合	内部电容耦合	
CK_INTERNAL_AC_CAP_ENABLE/ L*_INTERNAL_AC_CAP_ENABLE	"DISABLE"	"ENABLE"	"DISABLE"
CK_TERMINATOR/ L*_TERMINATOR	"AC100ohm"	"DC100ohm"	"DC100ohm"
CK_VCM_COMPENSATION/ L*_VCM_COMPENSATION	"ENABLE"	"DISABLE"	"DISABLE"

LVDS RX 模式下静态配置参数如下表所示，其中带*号表示数据 Lane 0~3。



表 3-10 LVDS RX 静态配置参数

参数	可选值	默认值	说明
DPHY_RX_LOCATION	"DPHY0" "DPHY1"	"DPHY0"	MIPI 硬核模块位置选择
S2P_RATIO	"1:8" "1:16"	"1:8"	LVDS RX 串并转换比设置，作用于所有的数据 Lane
SAMPLE_CLOCK_SEL	"CLK_LANE" "PLL"	"CLK_LANE"	串行采样时钟选择 "CLK_LANE": 采样时钟选择为伴随时钟 "PLL": 采样时钟选择为 GPLL 输出的时钟
CK_EQUALIZER	"0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB" "9dB" "10.5dB"	"0dB"	时钟 Lane 输入均衡设置
CK_VGA_GAIN	"-3dB" "-1.5dB" "0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB"	"0dB"	时钟 Lane 输入增益设置
CK_IDELAY_ENABLE	"ENABLE" "DISABLE"	"ENABLE"	时钟 Lane 输入延时使能
CK_TERMINATOR	"NONE" "DC100ohm" "AC100ohm"	"AC100ohm"	时钟 Lane 输入终端电阻设置
CK_VCM_COMPENSATION	"ENABLE" "DISABLE"	"ENABLE"	时钟 Lane 共模补偿使能，当输入共模低于 200mV 时可以打开
CK_DUTY_COMPENSATION	"0%" "1%" "2%" "3%" "4%" "5%" "6%" "7%"	"0%"	时钟 Lane 占空比补偿设置



参数	可选值	默认值	说明
CK_DUTY_COMPENSATION_POLARITY	"DECREASE" "INCREASE"	"DECREASE"	时钟 Lane 占空比补偿方向设置 "DECREASE": 占空比减小补偿 "INCREASE": 占空比增加补偿
CK_INTERNAL_AC_CAP_ENABLE	"ENABLE" "DISABLE"	"DISABLE"	时钟 Lane 内部电容耦合使能 "DISABLE": 内部电容耦合旁路 "ENABLE": 内部电容耦合打开
L*_SLAVE_DESER_CLK_OFFSET	"0ps" "16ps" "32ps" "48ps"	"16ps"	数据 Lane Slave S2P 采样时钟偏移设置
L*_EQUALIZER	"0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB" "9dB" "10.5dB"	"0dB"	数据 Lane 输入均衡设置
L*_VGA_GAIN	"-3dB" "-1.5dB" "0dB" "1.5dB" "3dB" "4.5dB" "6dB" "7.5dB"	"0dB"	数据 Lane 输入增益设置
L*_IDELAY_ENABLE	"ENABLE" "DISABLE"	"ENABLE"	数据 Lane 输入延时使能
L*_TERMINATOR	"NONE" "DC100ohm" "AC100ohm"	"AC100ohm"	数据 Lane 输入终端电阻设置
L*_VCM_COMPENSATION	"ENABLE" "DISABLE"	"ENABLE"	数据 Lane 共模补偿使能, 当输入共模低于 200mV 时可以打开
L*_DUTY_COMPENSATION	"0%" "1%" "2%"	"0%"	数据 Lane 占空比补偿设置



参数	可选值	默认值	说明
	"3%" "4%" "5%" "6%" "7%"		
L*_DUTY_COMPENSATION_POLARITY	"DECREASE" "INCREASE"	"DECREASE"	数据 Lane 占空比补偿方向设置 "DECREASE": 占空比减小补偿 "INCREASE": 占空比增加补偿
L*_INTERNAL_AC_CAP_ENABLE	"ENABLE" "DISABLE"	"DISABLE"	数据 Lane 内部电容耦合使能 "DISABLE": 内部电容耦合旁路 "ENABLE": 内部电容耦合打开

LVDS RX 模式下用户接口信号如下表所示，其中带*号表示数据 Lane 0~3。

表 3-11 LVDS RX 用户接口信号

接口名称	方向	描述
io_clk_pad_n io_clk_pad_p io_data_pad_n[3:0] io_data_pad_p[3:0]	inout	MIPI IO 端口，包括时钟 Lane 和数据 Lane
i_pll_to_phy_sample_clk	in	GPLL 串行采样时钟输入端口
o_phy_to_pll_ref_clk	out	输出时钟 Lane 的时钟信号
o_fabric_div5_10_clk	out	用户时钟
o_fabric_div4_8_clk	out	用户时钟
i_phy_rst_n	in	硬核复位信号，低电平有效
i_ck_rx_en	in	时钟 Lane 输入使能
i_ck_idelay_value[5:0]	in	时钟 Lane 输入延时设置
i_l*_rx_en	in	数据 Lane 输入使能
i_l*_slave_deser_clk_en	in	数据 Lane Slave S2P 时钟使能
i_l*_idelay_value[5:0]	in	数据 Lane 输入延时设置
o_l*_rx_data	out	数据 Lane 输出并行数据
o_l*_rx_slave_data	out	数据 Lane Slave 输出并行数据

3.5 LVCMOS 工作模式

LVC MOS 工作模式下，LS RX 处于工作状态，如下图所示。




图 3-29 LVCMOS 工作模式框图

在 LVCMOS 工作模式下，调用了 MIPI RX，其中 LVCMOS RX 通过 MIPI RX 的 LS_RX 实现，如下图所示，LVCMOS RX 一直处于使能状态。




图 3-30 LVCMOS 工作模式实现框图

需要注意的是:

- (1) LVC MOS 支持输入延时的调整, 但是每条 Lane 仅 P 端口支持输入延时调整, N 端口不支持。
- (2) LVC MOS RX 支持 LVC MOS15、LVC MOS18 电平标准。

LVC MOS 模式下静态配置参数如下表所示，其中带*号表示数据 Lane 0~3。



表 3-12 LVCMOS 静态配置参数

参数	可选值	默认值	说明
DPHY_LOCATION	"DPHY0" "DPHY1"	"DPHY0"	MIPI 硬核模块的位置选择
CK_RX_IOSTANDARD	"LVCMOS15" "LVCMOS18"	"LVCMOS18"	时钟 Lane LVCMOS RX 电平标准设置
L*_RX_IOSTANDARD	"LVCMOS15" "LVCMOS18"	"LVCMOS18"	数据 Lane LVCMOS RX 电平标准设置

LVCMOS 模式下用户接口信号如下表所示，其中带*号表示数据 Lane 0~3。

表 3-13 LVCMOS 用户接口信号

接口名称	方向	描述
io_clk_pad_n io_clk_pad_p io_data_pad_n[3:0] io_data_pad_p[3:0]	inout	MIPI IO 端口，包括时钟 Lane 和数据 Lane
i_ck_p_lvcmos_idelay_value[6:0]	in	时钟 Lane P 端输入延时设置
o_ck_p_lvcmos_rx	out	时钟 Lane LVCMOS RX P 端输出
o_ck_n_lvcmos_rx	out	时钟 Lane LVCMOS RX N 端输出
i_l*_p_lvcmos_idelay_value[6:0]	in	数据 Lane P 端输入延时设置
o_l*_p_lvcmos_rx	out	数据 Lane LVCMOS RX P 端输出
o_l*_n_lvcmos_rx	out	数据 Lane LVCMOS RX N 端输出

4 注意事项

4.1 LVCMOS 使用限制

- (1) LVCMOS 支持输入延时的调整，但是每条 Lane 仅 P 端口支持输入延时调整，N 端口不支持。
- (2) LVCOMS RX 支持 LVCMOS15、LVCMOS18 电平标准。

4.2 LVDS 使用限制

LVDS 模式下 LVDS TX 和 LVDS RX 仅支持 LVDS18 电平标准。

4.3 工作模式使用限制

对于 MIPI TX 和 MIPI RX 硬核，所有 Lane 只能同时工作在一种工作模式下。

4.4 GPLL 输入到硬核的时钟需要走 MLCLK

- (1) MIPI TX 内部 DPLL 的参考时钟 `phy_dppll_ref_clk` 需要走 MLCLK 才能保证时钟质量。
- (2) LVDS RX 模式中输入的采样时钟端口 `i_pll_to_phy_sample_clk` 需要走 MLCLK 才能保证时钟路径尽可能短，否则会使得时钟质量下降，导致采样异常。

在配置 GPLL 时，可以在 IP 生成界面将输出时钟 Buffer Type 选择为 MLCLK 实现，如下图所示。




图 4-1 GPLL 输出 Buffer 选择



4.5 电源要求

在不使用 MIPI 硬核时，VCCDPHY 电源必需要和 VCCAUX 接到一起。



版本信息

日期	版本	修订记录
2024/06/07	0.1	首次发布中文版
2024/07/26	0.2	- 更新表 3-10 LVDS RX 静态配置参数中 L*_DUTY_COMPENSATION、CK_DUTY_COMPENSATION 可选值 - 更新表 3-2 MIPI TX 静态配置参数中 HS_OUTPUT_VOD 默认值 - 更新表 3-7 LVDS TX 静态配置参数 CK_DE_EMPHASIS、L*_DE_EMPHASIS 可选值

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。